韓 포함 국제연구진, 최대 11배 빠른 PIM 반도체 네트워크 개발

[이데일리 강민구 기자] 최근 메모리 내부에 연산장치를 배치하는 프로세싱-인-메모리(Processing-in-Memory, 이하 PIM) 반도체에 대한 연구개발이 활발히 진행되는 가운데 국제 공동 연구진이 기존 PIM 반도체가 통신을 할때 반드시 PIM 반도체 외부로 연결되는 CPU를 통해야한다는 문제점으로 발생한 병목현상을 해결했다.

한국과학기술원(KAIST)은 김동준 전기전자공학부 교수 연구팀이 미국 노스이스턴대, 보스턴대, 스페인 무르시아대 연구진과 ‘PIM 반도체 간 집합 통신에 특화된 인터커넥션 네트워크 아키텍처’를 통한 공동연구로 PIM 반도체의 통신 성능을 향상하는 기법을 개발했다고 19일 밝혔다.

(왼쪽부터)손효준 KAIST 박사과정, 김동준 교수.(사진=KAIST)

연구팀은 기존 PIM 반도체가 갖는 메모리 내부 연산 장치 간 통신 구조의 한계를 밝혔다. 또 기존 메모리 내부에 존재하는 데이터 이동을 위한 버스 구조를 최대한 활용하면서 각 연산장치를 직접적으로 상호 연결하는 ‘인터커넥션 네트워크 구조’를 적용해 PIM 반도체 통신 성능을 극대화하는 기법을 제안했다.

특히 PIM 반도체를 위한 연산 과정에서 통신 처리를 위한 CPU 개입을 최소화해 PIM 반도체 시스템의 전체 성능과 활용성을 높인 PIM 반도체에 특화된 인터커넥션 네트워크 구조도 개발했다.

메모리 공정은 복잡한 로직을 추가하기 어렵다는 문제점이 있다. 연구팀이 개발한 네트워크 구조는 PIM에서 비용 효율적인 인터커넥트를 구현했다.

구조상 병렬 컴퓨팅과 기계학습 분야에서 널리 활용되는 집합 통신 패턴에 특화돼 있다. 각 연산장치의 통신량과 데이터 이동 경로도 미리 파악할 수 있다는 집합 통신의 결정성 특징을 활용해 기존 네트워크에서 비용을 발생시키는 주요 구성 요소들을 최소화했다.

기존 PIM 반도체들이 통신을 하려면 중앙처리장치(CPU)를 거쳐야만 하기 때문에 성능이 손실됐다. 연구팀은 PIM 특화 인터커넥션 네트워크를 적용하면 기존 시스템 대비 어플리케이션 성능을 최대 11배 향상시켰다.

김동준 교수는 “데이터 이동을 줄이는 것은 PIM을 포함한 모든 시스템 반도체에서 핵심적인 요소”라며 “PIM은 컴퓨팅 시스템의 성능과 효율성을 향상할 수 있지만 PIM 연산장치 간 데이터 이동으로 성능 확장성이 제약될 수 있어 응용 분야가 제한적이고, PIM 인터커넥트가 해법이 될 수 있다”고 말했다.

연구 결과는 미국 네바다주 라스베이거스에서 열리는 컴퓨터 구조 분야 국제 학술대회인 ‘2025 IEEE International Symposium on High Performance Computer Architecture, HPCA 2025’에서 다음 달 발표될 예정이다.