'파운드리 1위' 게임체인저…삼성, '세계 최초' 3나노 양산 개봉박두

[이데일리 김상윤 이다원 기자] 삼성전자가 이번 주 중반께 세계 최초로 파운드리(반도체 위탁생산) 3나노미터(㎚=10억분의 1ｍ) 공정 양산 돌입을 발표한다. 초미세 공정을 먼저 개발해 퀄컴, 엔비디아 등 고객을 확보하는 한편, 파운드리 세계 1위인 대만 TSMC를 따라잡는 동시에 파운드리 재진출을 선언한 인텔의 추격까지 물리치는 계기를 마련하겠다는 게 삼성전자의 복안이다.

삼성전자 평택 2공장

3나노 GAA, 7나노 핀펫 대비 성능 35% 향상·전력 50% 절감

26일 반도체 업계에 따르면 삼성전자는 이번 주중 차세대 GAA(Gate-All-Around) 기반 3나노 공정 양산을 공식 발표할 전망이다. 삼성전자는 3나노 기반의 새로운 고객사 확보와 관련한 내용도 함께 발표할지 내부적으로 검토하고 있다. 업계 관계자는 “고객사 칩 도입 일정에 따라 3나노 GAA반도체 개발이 기존 계획과 차질없이 이뤄진 것으로 안다”며 “이번 주 양산 계획을 발표할 것”이라고 말했다.

이번 양산을 통해 삼성전자는 세계 반도체 기업들의 초미세 공정 경쟁에서 한발 앞서 나가게 될 것으로 보인다. 반도체 회로 선폭의 굵기를 머리카락 10만분의 3으로 좁힌 셈이기 때문이다. 반도체는 회로 간격이 미세할수록 성능이 높아지고 전력소비가 줄어든다. 웨이퍼(반도체 원판)에서 나오는 반도체 숫자가 증가해 생산 효율성도 개선된다. 반도체 업계가 나노 기술 경쟁이 한창인 이유다.

삼성전자는 여기에 GAA기술을 더했다. 반도체 내 전류 흐름을 위해 스위치를 켜고 끄는 트랜지스터 제조 기술을 바꾼 것이다. 현재 반도체 공정에는 상어 지느러미를 닮았다고 해서 붙인 ‘핀펫(FinFET) 기술’이 쓰이는데 반도체 크기가 지속적으로 작아지면서 전류 제어 한계를 드러내왔다. 전류 제어 역할을 하는 게이트가 제 역할을 하지 못해 누설 전류가 생기면서 전력 효율이 떨어진 탓이다.

반면 GAA 구조에서는 전류의 흐름을 보다 세밀하게 조정할 수 있는 만큼 전력 효율이 보다 개선될 수 있다. 핀펫은 전류가 흐르는 채널이 3개면이었지만, GAA는 단어 그대로 ‘모든 면에서’ 전류가 흐르는 구조여서 트랜지스터 사이즈가 작아지고, 궁극적으로 반도체를 더 소형화할 수 있게 된다. 3나노 GAA 공정을 활용하면 7나노 핀펫 대비 칩 면적은 45%, 소비전력의 경우 50% 절감할 수 있다는 게 업계의 설명이다. 성능 역시 약 35% 향상될 것으로 예상된다. 이 기술은 핀펫 공정과 호환성이 높아 기존 설비·기술을 그대로 쓸 수 있다는 장점도 있다.

박재근 한양대 융합전자공학부 교수는 “인공지능(AI) 시대에 데이터 처리량이 급증하면서 같은 면적 안에 트랜지스터를 더 많이 넣을 수 있는 기술 전쟁이 벌어지고 있다”며 “삼성전자가 세계 최초로 3나노 GAA 공정 기반 반도체 양산을 먼저 시작했다는 것은 의미가 크다”고 설명했다.

평판(Planar) 트랜지스터, 완전공핍층(Fully Depleted, 또는 Fin) 트랜지스터, GAA(Gate All Around) 트랜지스터(사진=삼성전자)

삼성전자가 3나노 공정 양산을 치고 나간 것은 TSMC와 경쟁 때문이기도 하다. 대만의 시장조사업체인 트렌드포스에 따르면 올 1분기 파운드리 점유율(매출 기준)은 TSMC가 53.6%, 삼성전자가 16.3%다. 점유율 격차가 지난해 4분기 33.8%포인트였지만, 올 1분기 3.5%포인트 늘어난 37.3%로 확대됐다. D램에 이어 파운드리에서도 1위를 차지하겠다는 삼성전자로서는 달갑지 않은 성적표다.

파운드리만 전문으로 하는 TSMC에 비해 삼성전자가 시스템반도체 생산까지 도맡아 하는 종합반도체기업(IDM)이라는 한계도 있다. 반도체 설계 기술이 흘러갈 것을 우려하는 시스템반도체 업체인 퀄컴, 엔비디아 등이 TSMC를 선호할 수밖에 없는 이유다. 하지만, 충분한 기술력이 뒷받침된다면 달라질 수 있다. 최첨단 공정을 활용해 더 효율이 높고 작은 반도체칩을 충분히 생산할 수 있다면 삼성전자의 공장을 택할 수밖에 없기 때문이다.

삼성전자 파운드리 점유율 추이 (자료: 트렌드포스, 삼성증권)

인텔, TSMC, 삼성 파운드리 공정 계획 비교

◇“기술력 앞서도…수율 충분히 끌어올리는 데 집중해야”

물론 TSMC도 올 하반기 3나노 공정 양산에 들어갈 전망이다. 다만, TSMC는 기존 핀펫 구조를 3나노까지는 유지할 예정이다. 이 두 회사가 3나노 양산에 들어갔을 때 GAA와 핀펫 구조 간 기술 격차도 확인할 수 있을 것으로 보인다.

관건은 수율(설계 대비 실제 생산된 정상 칩 비율)이다. 삼성전자가 TSMC에 비해 3나노 공정 양산을 먼저 시작하더라도 충분한 수율이 뒷받침되지 않으면 고객사의 마음을 사로잡기가 어렵다. 4나노 공정의 경우 TSMC의 수율이 삼성전자보다 우세한 것으로 전해진다. 삼성전자의 4나노 공정의 수율 확보가 예상보다 지연되면서 미국 퀄컴은 애초 삼성전자에 맡기려던 3나노 공정의 차세대 애플리케이션 프로세서(AP) 위탁생산을 대만 TSMC에 맡겼다는 얘기가 나오기도 했다.

김정호 카이스트 전기·전자공학부 교수는 “수율을 70% 이상 끌어올려야 반도체 생산가격도 낮추고 고객과 유리한 협상에 나설 수 있다”며 “삼성전자의 3나노 GAA기술이 앞선 기술이긴 하지만, 워낙 복잡하고 첨단 기술이기 때문에 충분한 수율을 확보하는 데 어느 정도 시간이 걸릴 수밖에 없을 것”이라고 분석했다.